高频高速PCB设计之实用大全(1)

  拔取PCB 板材必需正在知足策画需乞降可量产性及本钱中央赢得平均点。策画需求包蕴电气和机构这两局限。平凡正在策画特殊高速的 PCB 板子(大于 GHz 的频率)时这材质题目会对比紧要。比如,现正在常用的 FR-4 材质,正在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响,不妨就不适用。就电气而言,要注视介电常数(dielectric constant)和介质损正在所策画的频率是否适用。

  避免高频滋扰的基础思绪是尽量低落高频信号电磁场的滋扰,也即是所谓的串扰(Crosstalk)。可用拉大高速信号和模仿信号之间的隔绝,或加 ground guard/shunt traces 正在模仿信号旁边。还要注视数字地对模仿地的噪声滋扰。

  信号完美性基础上是阻抗般配的题目。而影响阻抗般配的要素有信号源的架构和输出阻抗(output impedance),走线的特质阻抗,负载端的特质,走线的拓朴(topology)架构等。处理的方法是靠端接(termination)与调治走线、差散布线方法是怎样实行的?

  差分对的布线有两点要注视,一是两条线的长度要尽量相通长,另一是两线的间距(此间距由差分阻抗决心)要平素坚持稳定,也即是要坚持平行。平行的方法有两种,一为两条线走正在统一走线层(side-by-side),一为两条线走正在上下相邻两层(over-under)。日常以前者 side-by-side(并排, 并肩) 实行的方法较多。

  要用差散布线必定是信号源和回收端也都是差分信号才故意旨。因此对惟有一个输出端的时钟信号是无法利用差散布线、回收端差分线对之间可否加一般配电阻?

  对差分对的布线方法该当要相宜的亲昵且平行。所谓相宜的亲昵是由于这间距会影响赴任分阻抗(differential impedance)的值, 此值是策画差分对的紧要参数。必要平行也是由于要坚持差分阻抗的相同性。若两线忽远忽近, 差分阻抗就会不相同, 就会影响信号完美性(signal integrity)及韶华延迟(timing delay)。

  基础上, 将模/数地豆割隔绝是对的。 要注视的是信号走线尽量不要跨过有豆割的地方(moat), 尚有不要让电源和信号的回流电流道途(returning current path)变太大。

  晶振是模仿的正反应振荡电道, 要有安闲的振荡信号, 必需知足loop gain 与 phase 的表率, 而这模仿信号的振荡表率很容易受到滋扰, 假使加 ground guard traces 不妨也无法一律隔绝滋扰。并且离的太远,地平面上的噪声也会影响正反应振荡电道。 因此, 必定要将晶振和芯片的隔绝进不妨亲昵。确实高速布线与 EMI 的哀求有许多冲突。但基础规矩是因 EMI 所加的电阻电容或 ferrite bead, 不行形成信号的极少电气特质不对适表率。 因此, 最好先用调动走线和 PCB 迭层的技能来处理或裁减 EMI的题目, 如高速信号走内层。结尾才用电阻电容或 ferrite bead 的方法, 以低落对信号的凌辱。

  现正在较强的布线软件的主动布线器大局限都有设定管束要求来节造绕线方法及过孔数量。各家EDA公司的绕线引擎技能和管束要求的设定项目有时相差甚远。 比如, 是否有足够的管束要求节造蛇行线(serpentine)蜿蜒的方法, 能否节造差分对的走线间距等。五星体育体育网! 这会影响到主动布线出来的走线方法是否能合适策画者的思法。 别的, 手动调治布线的难易也与绕线引擎的技能有绝对的联系。 比如, 走线的推挤技能,过孔的推挤技能, 乃至走线对敷铜的推挤技能等等。 因此, 拔取一个绕线引擎技能强的布线器, 才是处理之道。

  test coupon 是用来以 TDR (Time Domain Reflectometer) 丈量所临盆的 PCB 板的特质阻抗是否知足策画需求。 日常要节造的阻抗有单根线和差分对两种景况。 因此, test coupon 上的走线线宽和线距(有差分对时)要与所要节造的线相通。 最紧要的是丈量时接处所的身分。 为了裁减接地引线(ground lead)的电感值, TDR 探棒(probe)接地的地方平凡特殊亲切量信号的地方(probe tip), 因此, test coupon 上量测信号的点跟接处所的隔绝和方法要合适所用的探棒。

  11、正在高速 PCB 策画中,信号层的空缺区域可能敷铜,而多个信号层的敷铜正在接地和接电源上应怎样分派?

  日常正在空缺区域的敷铜绝大局限景况是接地。 只是正在高速信号线旁敷铜时要注视敷铜与信号线的隔绝, 由于所敷的铜会低落一点走线的特质阻抗。也要注视不要影响到它层的特质阻抗, 比如正在 dual strip line 的机闭时。

  12、是否可能把电源平面上面的信号线利用微带线模子算计特质阻抗?电源和地平面之间的信号是否可能利用带状线模子算计?

  是的, 正在算计特质阻抗时电源平面跟地平面都必需视为参考平面。 比如四层板: 顶层-电源层-地层-底层,这时顶层走线特质阻抗的模子是以电源平面为参考平面的微带线、正在高密度印造板上通过软件主动爆发测试点日常景况下能知足大宗量临盆的测试哀求吗?

  日常软件主动爆发测试点是否知足测试需求必需看对加测试点的表率是否合适测试机具的哀求。别的,假若走线太密且加测试点的表率对比厉,则有不妨没措施主动对每段线都加上测试点,当然,必要手动补齐所要测试的地方。

  至于会不会影响信号质地就要看加测试点的方法和信号结果多速而定。基础上表加的测试点(不必正在线既有的穿孔(via or DIP pin)当测试点)不妨加正在正在线或是从正在线拉一幼段线出来。前者相当于是加上一个很幼的电容正在正在线,后者则是多了一段分支。这两个景况都邑对高速信号多多少少会有点影响,影响的水准就跟信号的频率速率和信号缘变动率(edge rate)相闭。影响巨细可透过仿真得知。规矩上测试点越幼越好(当然还要知足测试机具的哀求)分支越短越好。

  各个 PCB 板子彼此邻接之间的信号或电源正在举措时,比如 A 板子有电源或信号送到 B 板子,必定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最幼的地方流回去。因此,正在各个不管是电源或信号彼此邻接的接口处,分派给地层的管脚数不行太少,以低落阻抗,云云可能低落地层上的噪声。别的,也可能说明全部电流环道,加倍是电流较大的局限,调治地层或地线的接法,来节造电流的走法(比如,正在某处修设低阻抗,让大局限的电流从这个地方走),低落对其它较敏锐信号的影响。

  现正在高速数字电道的运用有通讯网道和算计器等闭系规模。正在通讯网道方面,PCB 板的使命频率已达 GHz 上下,叠层数就我所知有到 40 层之多。算计器闭系运用也由于芯片的进取,无论是日常的 PC 或供职器(Server),板子上的最高使命频率也曾经到达 400MHz (如 Rambus) 以上。因应这高速高密度走线需求,盲埋孔(blind/buried vias)、mircrovias 及 build-up 造程工艺的需求也慢慢越来越多。 这些策画需求都有厂商可豪爽临盆。

  可能用日常策画 PCB 的软件来策画柔性电道板(Flexible Printed Circuit)。相通用 Gerber 花式给 FPC厂商临盆。因为修设的工艺和日常 PCB 分别,各个厂商会依照他们的修设技能会对最幼线宽、最幼线距、最幼孔径(via)有其**。除此以表,可正在柔性电道板的转动处铺些铜皮加以补强。至于临盆的厂商可上钩“FPC”当环节词查问该当可能找到。

  拔取 PCB 与表壳接处所拔取的规矩是操纵 chassis ground 供给低阻抗的道途给回流电流(returning current)及节造此回流电流的道途。比如,平凡正在高频器件或时钟爆发器邻近可能借固定用的螺丝将 PCB的地层与 chassis ground 做邻接,以尽量缩幼全部电流回道面积,也就裁减电磁辐射。

  就数字电道而言,起初先依序确定三件事变: 1. 确认一共电源值的巨细均到达策画所需。有些多重电源的体例不妨会哀求某些电源之间起来的按序与速慢有某种表率。 2. 确认一共时钟信号频率都使命平常且信军号落上没有非匮乏(non-monotonic)的题目。3. 确认 reset 信号是否到达表率哀求。 这些都平常的话,芯片该当要发出第一个周期(cycle)的信号。接下来按照体例运作道理与 bus protocol 来 debug。

  22、正在电道板尺寸固定的景况下,假若策画中必要容纳更多的效用,就往往必要提升 PCB 的走线密度,然而云云有不妨导致走线的彼此滋扰巩固,同时走线细致也使阻抗无法低落,请专家先容正在高速(100MHz)高密度 PCB 策画中的技能?

  LC 与 RC 滤波成效的对比必需研究所要滤掉的频带与电感值的拔取是否适宜。由于电感的感抗(reactance)巨细与电感值和频率相闭。假若电源的噪声频率较低,而电感值又不敷大,这时滤波成效不妨不如 RC。然而,利用 RC 滤波要付出的价格是电阻自身会耗能,服从较差,且要注视所选电阻能承担的功率。

  电感值的选用除了研究所思滤掉的噪声频率表,还要研究瞬时电流的反映技能。如 果 LC 的输出端会有机缘必要刹时输出大电流,则电感值太大会拦阻此大电流流经此电感的速率,增进纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声表率值的巨细相闭。纹波噪声值哀求越幼,电容值会较大。而电容的ESR/ESL 也会有影响。别的,假若这 LC 是放正在开闭式电源(switching regulation power)的输出端时,还要注视此 LC 所爆发的顶点零点(pole/zero)对负反应节造(negative feedback control)回道安闲度的影响。

  PCB 板上会因 EMC 而增进的本钱平通常因增进地层数量以巩固障蔽效应及增进了 ferrite bead、choke等禁止高频谐波器件的起因。除此以表,平凡照旧需搭配其它机构上的障蔽机闭能力使全部体例通过 EMC的哀求。以下仅就 PCB 板的策画技能供给几个低落电道爆发的电磁辐射效应。

  注视高速信号的阻抗般配,走线层及其回流电流道途(return current path), 以裁减高频的反射与辐射。